台积电等厂商加速 FOPLP 技术布局，试产良率突破 90%，大尺寸应用待量产突破

　　半导体封装领域正迎来技术革新热潮 —— 面板级扇出封装(FOPLP)技术凭借成本与效率优势，成为行业关注焦点。据中国台湾《工商时报》报道，台积电、力成科技、群创光电等头部厂商正加速推进 FOPLP 研发与落地，目前相关机台已出货，客户导入测试良率已达 90%;不过大尺寸应用仍处于验证与小规模试产阶段，量产需进一步突破风险与成本瓶颈。

　　一、FOPLP 技术：以 “面板替代晶圆” 重塑封装效率

　　作为半导体封装领域的新型技术，FOPLP(Fan-Out Panel Level Package，面板级扇出封装)的核心突破在于 “载板形态革新”—— 以方形面板替代传统圆形晶圆，相较主流的晶圆级扇出封装(FOWLP)，具备两大关键优势：

　　成本更优：采用矩形载板(如 600×600 毫米规格)，面积超 12 英寸晶圆 5 倍以上，载板利用率从 FOWLP 的约 57% 大幅提升至 87%，直接降低单位封装成本;

　　灵活性更高：载板材质可选用金属、玻璃或高分子聚合物，尺寸适配性更强(如台积电 310×310 毫米、群创 700×700 毫米等多规格)，能满足不同芯片封装需求。

　　从技术原理来看，FOPLP 延续 “扇出封装” 的核心逻辑(导线重新分布层 RDL 不仅覆盖芯片投影面积，还延伸至外围)，同时结合 “面板级封装” 的规模化优势，既解决了传统封装的空间限制，又突破了晶圆尺寸对产能的约束，尤其适配高密度、多芯片集成的封装场景。

　　二、产业双轨推进：小芯片先落地，大尺寸攻坚中

　　当前业界对 FOPLP 的布局呈现 “分层突破、梯度推进” 的双轨路径，不同厂商聚焦不同应用场景加速落地：

　　1. 小芯片率先小规模量产，良率达预期

　　群创光电与力成科技已率先实现 FOPLP 在小型芯片领域的突破：主要用于封装电源管理芯片(PMIC)、电源元件等尺寸较小的芯片，目前已进入小规模量产阶段。其中，力成科技通过部署新一代激光与点胶设备，进一步优化生产流程，试产良率已稳定达到 90%，供应链消息显示，其目标 2026 年将良率提升至 95% 以上，为大规模量产奠定基础。

　　2. 台积电攻坚大尺寸应用，CoPoS 方案瞄准 GPU

　　相较于小芯片的快速落地，大尺寸芯片的 FOPLP 封装仍处攻坚期。台积电正自主研发CoPoS（晶圆级面板封装）方案，核心目标是为英伟达、AMD 等企业的大型 GPU 芯片提供封装支持 —— 这类芯片对集成度、散热性要求更高，需突破多芯片协同封装、载板稳定性等技术瓶颈。目前台积电已设立专门的 FOPLP 研发团队与产线，并投资面板级封装(PLP)及穿玻璃通孔(TGV)技术以优化玻璃载板性能，原定 2027 年的量产计划，据供应链消息有望提前推进。

　　此外，台积电今年 8 月已确认 “两年内淘汰 6 英寸晶圆产能、整合 8 英寸产能” 的规划，业界传闻其晶圆二厂(6 英寸)与五厂(8 英寸)未来或改造为 CoPoS 产线，进一步扩大 FOPLP 产能储备。

　　三、载板与量产：当前核心挑战与行业布局

　　尽管 FOPLP 试产良率表现亮眼，但要实现大规模商用，仍需突破两大核心挑战：

　　载板技术适配：目前 FOPLP 主流采用金属或玻璃载板，不同厂商根据应用场景选择差异化尺寸 —— 如日月光主推 600×600 毫米、力成采用 515×510 毫米、群创尝试 700×700 毫米大尺寸，需进一步验证不同材质载板在散热、信号传输、成本控制上的综合适配性;

　　量产风险控制：大尺寸面板封装对生产精度、良率稳定性要求更高，且前期设备投入、工艺调试成本较高，厂商需在 “产能扩张” 与 “风险控制” 间寻找平衡，尤其针对 GPU 等高端芯片封装，需确保技术成熟度后再逐步放量。

　　从行业趋势来看，随着 AI、高性能计算对芯片封装需求的升级，FOPLP 凭借成本与效率优势，有望成为下一代主流封装技术之一。台积电等厂商的加速布局，不仅将推动自身技术护城河的构建，也将带动全球半导体封装产业链的升级，为高端芯片应用落地提供关键支撑。